晶体晶振区别、应用范围及用法

1、无源晶体 ——无源晶体需要用DSP片内的振荡器，在datasheet上有建议的连接方法。无源晶体没有电压的问题，信号电平是可变的，也就是说是根据起振电路来决定的，同样的晶体可以适用于多种电压，可用于多种不同时钟信号电压要求的DSP，而且价格通常也较低，因此对于一般的应用如果条件许可建议用晶体，这尤其适合于产品线丰富批量大的生产者。无源晶体相对于晶振而言其缺陷是信号质量较差，通常需要精确匹配外围电路（用于信号匹配的电容、电感、电阻等），更换不同频率的晶体时周边配置电路需要做相应的调整。建议采用精度较高的石英晶体，尽可能不要采用精度低的陶瓷警惕。

2、有源晶振 ——有源晶振不需要DSP的内部振荡器，信号质量好，比较稳定，而且连接方式相对简单（主要是做好电源滤波，通常使用一个电容和电感构成的PI型滤波网络，输出端用一个小阻值的电阻过滤信号即可），不需要复杂的配置电路。有源晶振通常的用法：一脚悬空，二脚接地，三脚接输出，四脚接电压。相对于无源晶体，有源晶振的缺陷是其信号电平是固定的，需要选择好合适输出电平，灵活性较差，而且价格高。对于时序要求敏感的应用，个人认为还是有源的晶振好，因为可以选用比较精密的晶振，甚至是高档的温度补偿晶振。有些DSP内部没有起振电路，只能使用有源的晶振，如TI的6000系列等。有源晶振相比于无源晶体通常体积较大，但现在许多有源晶振是表贴的，体积和晶体相当，有的甚至比许多晶体还要小。

几点注意事项：

1、需要倍频的DSP需要配置好PLL周边配置电路，主要是隔离和滤波；

2、20MHz以下的晶体晶振基本上都是基频的器件，稳定度好，20MHz以上的大多是谐波的（如3次谐波、5次谐波等等），稳定度差，因此强烈建议使用低频的器件，毕竟倍频用的PLL电路需要的周边配置主要是电容、电阻、电感，其稳定度和价格方面远远好于晶体晶振器件；

3、时钟信号走线长度尽可能短，线宽尽可能大，与其它印制线间距尽可能大，紧靠器件布局布线，必要时可以走内层，以及用地线包围；

4、通过背板从外部引入时钟信号时有特殊的设计要求，需要详细参考相关的资料。

此外还要做一些说明：

总体来说晶振的稳定度等方面好于晶体，尤其是精密测量等领域，绝大多数用的都是高档的晶振，这样就可以把各种补偿技术集成在一起，减少了设计的复杂性。试想，如果采用晶体，然后自己设计波形整形、抗干扰、温度补偿，那样的话设计的复杂性将是什么样的呢？我们这里设计射频电路等对时钟要求高的场合，就是采用高精度温补晶振的，工业级的要好几百元一个。

特殊领域的应用如果找不到合适的晶振，也就是说设计的复杂性超出了市场上成品晶振水平，就必须自己设计了，这种情况下就要选用晶体了，不过这些晶体肯定不是市场上的普通晶体，而是特殊的高端晶体，如红宝石晶体等等。

更高要求的领域情况更特殊，我们这里在高精度测试时采用的时钟甚至是原子钟、铷钟等设备提供的，通过专用的射频接插件连接，是个大型设备，相当笨重。

晶振：即所谓石英晶体谐振器和石英晶体时钟振荡器的统称。不过由于在消费类电子产品中，谐振器用的更多，所以一般的概念中把晶振就等同于谐振器理解了。后者就是通常所指钟振。

2、分类。首先说一下谐振器。

谐振器一般分为插件（Dip）和贴片（SMD）。插件中又分为HC-49U、HC-49U/S、音叉型（圆柱）。HC-49U一般称49U，有些采购俗称“高型”，而HC-49U/S一般称49S，俗称“矮型”。音叉型按照体积分可分为3*8，2*6，1*5，1*4等等。贴片型是按大小和脚位来分类。例如7*5（0705）、6*3.5（0603），5*3.2（5032）等等。脚位有4pin和2pin之分。

而振荡器也是可以分为插件和贴片。插件的可以按大小和脚位来分。例如所谓全尺寸的，又称长方形或者14pin，半尺寸的又称为正方形或者8pin。不过要注意的是，这里的14pin和8pin都是指振荡器内部核心IC的脚位数，振荡器本身是4pin。而从不同的应用层面来分，又可分为OSC(普通钟振)，TCXO（温度补偿），VCXO（压控），OCXO（恒温）等等。

3、基本术语。

我想这也是很多采购同学比较模糊的地方。这里我选了一些常用的谐振器术语拿来做一下解释。

FrequencyTolerance（调整频差）：在规定条件下，在基准温度（25±2℃）与标称频率允许的偏差。一般用PPm（百万分之）表示。

FrequencyStability(温度频差)：指在规定的工作温度范围内，与标称频率允许的偏差。用PPm表示。

Aging（年老化率）：在规定条件下，晶体工作频率随时间而允许的相对变化。以年为时间单位衡量时称为年老化率。

ShuntCapacitance（静电容）：等效电路中与串联臂并接的电容，也叫并电容，通常用C0表示。

LoadCapacitance（负载电容）：与晶体一起决定负载谐振频率fL的有效外界电容，通常用CL表示。

一般最关注的参数有2个，即调整频差，负载电容。有一部分对温度频差有要求。如果工作温度范围比较广，则会对工作温度范围有所要求，即所谓宽温。

4、选用。

主要讲讲谐振器。理论上来说，只要参数确定，选任何一种型号都是可以正常使用的。例如49U和49S替换，49S和圆柱以及和贴片替换，都是没有问题的。但在实际选择中会根据电路特点，成本以及便利性来考量和选择。一般来说，简单的应用中主要都是从成本在考虑。但是有些产品或者电路会对晶振的等效电阻，激励功率等等提出要求，所以就会在不同的型号中加以选择。另外，贴片则主要是为了适应产品日益小型化和提高生产效率的要求。听到有些采购朋友说，只能选49S而不能用49U或者反之，这是一个小误区。呵呵。

而钟振的选择则主要决定产品电路的特性的要求，一般来说钟振在精密性以及需要达到相关应用的要求会更好。例如手机，通信机站，卫星等等。

不论小白还是大佬，这篇PCB晶振设计不得不看

晶振，老生常谈的话题。在往期文章中，小编对晶振从各大方面进行过讲解，如 PCB 板上配备哪些晶振。而在本文中，将同大家一同探讨如何进行 PCB 晶振设计。如果你对本文将要讨论的晶振问题存在一定兴趣，不妨继续往下阅读哦。

我们常把晶振比喻为数字电路的心脏，这是因为，数字电路的所有工作都离不开时钟信号，晶振直接控制着整个系统，若晶振不运作那么整个系统也就瘫痪了，所以晶振是决定了数字电路开始工作的先决条件。

我们常说的晶振，是石英晶体振荡器和石英晶体谐振器两种，他们都是利用石英晶体的压电效应制作而成。在石英晶体的两个电极上施加电场会使晶体产生机械变形，反之，如果在晶体两侧施加机械压力就会在晶体上产生电场。并且，这两种现象是可逆的。利用这种特性，在晶体的两侧施加交变电压，晶片就会产生机械振动，同时产生交变电场。这种震动和电场一般都很小，但是在某个特定频率下，振幅会明显加大，这就是压电谐振，类似于我们常见到的 LC 回路谐振。

作为数字电路中的心脏，晶振在智能产品中是如何发挥作用的呢?以智能家居如空调、窗帘、安防、监控等产品来说，都需要无线传输模块，它们通过蓝牙、WIFI 或 ZIGBEE 等协议，将模块从一端发到另一端，或直接通过手机控制，而晶振就是无线模块里的核心元件，影响着整系统的稳定性，所以选择好系统使用的晶振，决定了数字电路的成败。

由于晶振在数字电路中的重要性，在使用和设计的时候我们需要小心处理：

1、晶振内部存在石英晶体，受到外部撞击或跌落时易造成石英晶体断裂破损，进而造成晶振不起振，所以在设计电路时要考虑晶振的可靠安装，其位置尽量不要靠近板边、设备外壳等。

2、在手工焊接或机器焊接时，要注意焊接温度。晶振对温度比较敏感，焊接时温度不能过高，并且加热时间尽量短?

合理的晶振布局可以抑制系统辐射干扰

一、问题描述

该产品为野外摄像机，内分核心控制板、sensor 板、摄像头、SD 存储卡和电池五部分组成，外壳为塑胶壳，小板仅有两个接口：

DC5V 外接电源接口和数据传输的 USB 接口。经过辐射测试发现有 33MHz 左右的谐波杂讯辐射问题。

原始测试数据如下：

二、分析问题

该产品外壳结构塑胶外壳，是非屏蔽材料，整机测试只有电源线和 USB 线引出壳体，难道干扰频点是由电源线和 USB 线辐射出来的吗?故分别作了一下几步测试：

( 1 ) 仅在电源线上加磁环，测试结果：改善不明显;

( 2 ) 仅在 USB 线上加磁环，测试结果：改善仍然不明显;

( 3 ) 在 USB 线和电源线都加磁环，测试结果：改善较明显，干扰频点整体有所下降。

从上可得，干扰频点是从两个接口带出来的，并非是电源接口或 USB 接口的问题，而是内部干扰频点耦合到这两个接口所导致的，仅屏蔽某一接口不能解决问题。

经过近场量测发现，干扰频点来之于核心控制板的一个 32.768KHz 的晶振，产生很强的空间辐射，使得周围的走线和 GND 都耦合了 32.768KHz 谐波杂讯，再通过接口 USB 线和电源线耦合辐射出来。而该晶振的问题在于以下两点问题所导致的：

( 1 ) 晶振距离板边太近，易导致晶振辐射杂讯。

( 2 ) 晶振下方有布信号线，，这易导致信号线耦合晶振的谐波杂讯。

( 3 ) 滤波器件放在晶振下方，且滤波电容与匹配电阻未按照信号流向排布，使得滤波器件的滤波效果变差。

三、解决对策

根据分析得出以下对策：

(1)晶体的滤波电容与匹配电阻靠近 CPU 芯片优先放置，远离板边;

(2)切记不能在晶体摆放区域和下方投影区内布地;

(3)晶体的滤波电容与匹配电阻按照信号流向排布，且靠近晶体摆放整齐紧凑;

(4)晶体靠近芯片处摆放，两者间的走线尽量短而直。

可以参考如下图布局方式：

经整改后，样机测试结果如下：

四、结论

现今很多系统晶振现今很多系统晶振时钟频率高，干扰谐波能量强;干扰谐波除了从其输入与输出两条走线传导出来，还会从空间辐射出来，若布局不合理，容易造成很强的杂讯辐射问题，而且很难通过其他方法来解决，因此在 PCB 板布局时对晶振和 CLK 信号线布局非常重要。

晶振的 PCB 设计注意事项

(1) 耦合电容应尽量靠近晶振的电源引脚，位置摆放顺序：按电源流入方向，依容值从大到小依次摆放，容值最小的电容最靠近电源引脚。

(2) 晶振的外壳必须接地，可以晶振的向外辐射，也可以屏蔽外来信号对晶振的干扰。

(3) 晶振下面不要布线，保证完全铺地，同时在晶振的 300mil 范围内不要布线，这样可以防止晶振干扰其他布线、器件和层的性能。

(4) 时钟信号的走线应尽量短，线宽大一些，在布线长度和远离发热源上寻找平衡。

(5) 晶振不要放置在 PCB 板的边缘，在板卡设计时尤其注意该点。

相关问答

晶振匹配电容是否一定对称

[回答]电容大小没有固定值.一般二三十p.晶振是给单片机提供工作信号脉冲的.这个脉冲就是单片机的工作速度.比如12M晶振.单片机工作速度就是每秒12M.和电...

像vivo手机上的HiFi功能，对音乐的音质真的有提升吗?

我的观点:以音乐作为卖点的手机,音质肯定是要好于普通手机的。估计很多人了解vivo都是从它的音乐手机开始,2016年vivo发布它的最强音乐手机vivoXplay5。Hi-F...

游戏耳机的阻抗高好?

并不是的,耳机是个有机体,无论是动铁还是动圈,还是平板静电,灵敏度和阻抗都是要分开看的,而且我们看到的值是指耳机输入1mw功率下,1khz的响度是多少db多...